• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Es ist eine Schaltungsanordnung mit Temperaturkompensation angegeben, die eine zur Abgabe eines temperaturabhängigen Stroms ausgebildete Stromquelle (3) umfasst. Eine in zumindest einem Geometrieparameter veränderbare steuerbare Strecke (1) ist mit einem ersten Anschluss (S) an die Stromquelle (3) und mit einem zweiten Anschluss (D) an ein Potential (VDD) angeschlossen. Die steuerbare Strecke (1) weist einen Einstellanschluss (12) zur Veränderung des zumindest einen Geometrieparameters auf. Weiterhin ist eine Steuerschaltung (2) vorgesehen, die zu einer Abgabe eines Einstellsignals (i) an den Einstellanschluss (12) zur Einstellung des Geometrieparameters der steuerbaren Strecke (1) aus einem von einer Temperatur abgeleiteten Signal ausgebildet ist. Elektrische Parameter der steuerbaren Strecke werden so durch Änderung des Versorgungsstroms als auch über die Änderung des Geometrieparameters über einen weiten Temperaturbereich konstant gehalten, so dass die effektive Gatespannung sich nur geringfügig ändert.A circuit arrangement with temperature compensation is specified, which comprises a current source (3) designed to emit a temperature-dependent current. A variable in at least one geometry parameter controllable path (1) is connected to a first terminal (S) to the power source (3) and with a second terminal (D) to a potential (VDD). The controllable path (1) has an adjustment connection (12) for changing the at least one geometry parameter. Furthermore, a control circuit (2) is provided, which is designed to deliver a setting signal (i) to the setting terminal (12) for setting the geometry parameter of the controllable path (1) from a signal derived from a temperature. Electrical parameters of the controllable path are kept constant by changing the supply current as well as the change of the geometry parameter over a wide temperature range, so that the effective gate voltage changes only slightly.
    公开号:DE102004018355A1
    申请号:DE200410018355
    申请日:2004-04-15
    公开日:2005-11-10
    发明作者:Jürgen Dr.-Ing. Oehm；Nenad Dr.-Ing. Stevanovic
    申请人:Infineon Technologies AG；
    IPC主号:H03F1-30
    专利说明:
    [0001] DieErfindung betrifft eine Verstärkungsschaltung.Die Erfindung betrifft weiterhin ein Verfahren zur Kompensationeines temperaturabhängigendynamischen Großsignalübertragungsverhaltensvon analogen Feldeffekttransistorschaltungen.TheThe invention relates to an amplification circuit.The invention further relates to a method for compensationa temperature-dependentdynamic large signal transmission behaviorof analog field effect transistor circuits.
    [0002] Inmodernen integrierten Schaltungen werden Feldeffekttransistorenrealisiert, deren Strukturgröße, z.B.die Gatelängekleiner als 0,3 μmist. Die in diesen Strukturgrößen implementiertenSchaltungen eignen sich insbesondere für die Signalverarbeitung vonSignalen, deren Frequenz im GHz-Bereich liegt. Beispielsweise werdenVerstärkeraber auch Stromspiegel und andere aktive Schaltungen mit Feldeffekttransistorenin diesen Strukturgrößen ausgebildet.Inmodern integrated circuits become field effect transistorswhose structure size, e.g.the gate lengthsmaller than 0.3 μmis. Those implemented in these feature sizesCircuits are particularly suitable for the signal processing ofSignals whose frequency is in the GHz range. For exampleamplifierbut also current mirrors and other active circuits with field effect transistorsformed in these feature sizes.
    [0003] Weiterhinbesteht der Wunsch bei der drahtlosen Kommunikation, deren nutzbareFrequenzbänder meistbeschränktsind, höherwertigeModulationsverfahren einzusetzen. Dadurch sind trotz des kleinenzur Verfügungstehenden Frequenzbereichs größere Datenübertragungsratenmöglich.Als höherwertigeModulationsverfahren werden QPSK- (Quadraturphasenumtastung), QAM-(Quadraturamplitudenmodulation) und OFDM- (orthogonal frequencydivision multiplex) Verfahren bezeichnet. Diese Modulationsverfahrensind jedoch besonders phasen- und amplitudensensitiv. Daher ergibtsich gerade bei Verstärkerndas Problem einer Amplituden- oder Phasenverzerrung auf Grund einesnicht linearen Übertragungsverhaltensdes Verstärkers. Einsolches nicht lineares Übertragungsverhaltenist vor al lem durch das dynamische Großsignalübertragungsverhalten der analogenFeldeffekttransistorschaltungen bedingt. Zur Verbesserung der Linearität, insbesondereauch im Bereich des Großsignalübertragungsverhaltens,werden üblicherweisemit der Temperatur ansteigende Versorgungsströme, sogenannte PTAT-Stromquellen (PTAT= proportional to absolut temperature), verwendet. Dabei muss jedochberücksichtigtwerden, dass die Transistorelemente selbst eine starke Temperaturabhängigkeitaufweisen. Währendnun einige der fürdie Linearitätwichtigen Parameter der Transistorschaltung mit Hilfe eines ansteigendenVersorgungsstroms in einem Temperaturbereich konstant gehalten wird,erhöhtsich gleichzeitig der Spannungsabfall über den Steueranschluss (Gate)und den Quellenanschluss.FartherThere is a desire in wireless communication, its usableFrequency bands mostlylimitedare, higher qualityUse modulation method. As a result, despite the smallto disposalhigher data transmission ratespossible.As higher qualityModulation methods are QPSK (Quadrature Phase Shift Keying), QAM-(Quadrature amplitude modulation) and OFDM (orthogonal frequencydivision multiplex) method. These modulation methodsHowever, they are particularly phase and amplitude sensitive. Therefore, resultsespecially with amplifiersthe problem of amplitude or phase distortion due to anon-linear transmission behaviorof the amplifier. Onesuch non-linear transmission behavioris primarily due to the dynamic large signal transmission behavior of the analogField effect transistor circuits conditional. To improve the linearity, in particularalso in the field of large signal transmission behavior,become commonwith the temperature increasing supply currents, so-called PTAT power sources (PTAT= proportional to absolute temperature). It must, howeverconsideredbe that the transistor elements themselves have a strong temperature dependenceexhibit. Whilenow some of the forthe linearityimportant parameter of the transistor circuit by means of a risingSupply current is kept constant in a temperature range,elevatedat the same time the voltage drop across the control terminal (gate)and the source connection.
    [0004] Beisehr kleinen Versorgungsspannungen des Transistors zwischen Quellen-und Senkenanschluss führtdies zu einer Verschiebung des Betriebes aus dem gewünschtenSättigungsbereichin einen Ohm'schen Bereich.Dadurch wird die Steilheit und damit auch die Verstärkung, dieTransitfrequenz, die Dynamik und die Linearität der Transistorschaltung starkbeeinflusst.atvery small supply voltages of the transistor between sourceand sink connection leadsthis leads to a shift of the operation from the desiredsaturationin an ohmic area.As a result, the steepness and thus the gain, theTransition frequency, the dynamics and the linearity of the transistor circuit strongaffected.
    [0005] Aufgabeder Erfindung ist es daher, eine Schaltungsanordnung vorzusehen,deren aus dem Großsignalverhaltenresultierenden elektrischen Größen über einenweiten Temperaturbereich möglichstkonstant gehalten werden. Weiterhin ist es Aufgabe der Erfindung,ein Verfahren zur Kompensation des temperaturabhängigen Großsignalübertragungsverhaltens vorzusehen.taskThe invention is therefore to provide a circuit arrangement,whose from the large signal behaviorresulting electrical quantities over awide temperature range as possiblekept constant. Furthermore, it is an object of the inventionTo provide a method for compensation of the temperature-dependent large signal transmission behavior.
    [0006] DieseAufgaben werden mit den Gegenständender nebengeordneten Patentansprüche1 und 11 gelöst.TheseTasks become with the objectsthe independent claims1 and 11 solved.
    [0007] Darinist eine Schaltungsanordnung zur Signalverarbeitung vorgesehen,welche eine einen temperaturabhängigenStrom lie fernde Stromquelle umfasst. Eine steuerbare Strecke istmit einem ersten Anschluss an die Stromquelle und mit einem zweitenAnschluss an ein Potential angeschlossen. Die steuerbare Strecke weisteinen Steueranschluss zur Steuerung auf sowie einen Einstellanschlusszur Veränderungeines Geometrieparameters der steuerbaren Strecke. Die steuerbareStrecke ist dabei durch ein Netzwerk seriell und parallel schaltbarerTeiltransistoren gebildet, die jeweils durch eine Kanallänge undeine Kanalweite charakterisiert sind. In jedem Zustand enthält das Netzwerkso eine Zahl zustandsabhängigmiteinander verbundener und nicht verbundener Teiltransistoren.Diesem Zustand ist zumindest ein Geometrieparameter zugeordnet,der eine effektive Kanalweite bzw. effektive Kanallänge charakterisiert.Somit weist die steuerbare Strecke eine Anzahl einstellbarer Zustände auf,denen jeweils ein Geometrieparameter zugeordnet ist.In thisa circuit arrangement for signal processing is provided,which one is a temperature-dependentElectricity supply source includes remote. A controllable route iswith a first connection to the power source and with a second oneConnection to a potential connected. The controllable route pointsa control port for control on and a Einstellanschlussto changea geometry parameter of the controllable path. The controllableRoute is connected through a network serial and parallel switchablePartial transistors formed, each by a channel length anda channel width are characterized. In each state contains the networksuch a number depends on the stateinterconnected and non-connected subtransistors.This state is assigned at least one geometry parameter,which characterizes an effective channel width or effective channel length.Thus, the controllable path has a number of adjustable states,each of which is assigned a geometry parameter.
    [0008] Weiterhinumfasst die Schaltungsanordnung eine Steuerschaltung. Diese istzu einer Abgabe eines Einstellsignals an den Einstellanschluss dersteuerbaren Strecke zur Einstellung des Geometrieparameters auseinem von der Temperatur abgeleiteten Signal ausgebildet.Fartherthe circuit arrangement comprises a control circuit. This isto a delivery of a setting signal to the adjustment of thecontrollable distance for setting the geometry parameterformed of a temperature-derived signal.
    [0009] Bezüglich desVerfahrens wird die Aufgabe gelöstdurch ein Verfahren zur Temperaturkompensation eines Großsignalübertragungsverhaltenseiner Transistoranordnung mit den Schritten: – Bereitstelleneiner Transistoranordnung mit zumindest einem einstellbaren Geometrieparameter; – Messeneiner Temperatur und Bereitstellen eines aus der Temperatur abgeleitetenEinstellsignals; – Anlegeneines temperaturabhängigenVersorgungsstroms an die Transistoranordnung; – undsteuern des zumindest einen einstellbaren Geometrieparameters inAbhängigkeitdes Einstellsignals oder des Versorgungsstroms. With regard to the method, the object is achieved by a method for temperature compensation of a large signal transmission behavior of a transistor arrangement with the steps: - Providing a transistor arrangement with at least one adjustable geometry parameter; Measuring a temperature and providing a temperature-derived adjustment signal; - Applying a temperature-dependent supply current to the transistor arrangement; - And controlling the at least one adjustable geometry parameter in dependence of the adjustment signal or the supply current.
    [0010] Gemäß dem vorgeschlagenenPrinzip wird dabei eine Temperaturkompensation nicht alleine über eine Veränderungdes Geometrieparameters der steuerbaren Strecke bzw. der Transistoranordnungdurchgeführt, sonderndurch eine gleichzeitige Veränderungdes Versorgungsstroms und Änderungdes Geometrieparameters. Eine Änderungdes Geometrieparameters ergibt sich durch eine Änderung des Verschaltungszustandes derTransistoranordnung bzw. der steuerbaren Strecke. Eine Temperaturkompensationdes Großsignalübertragungsverhaltensdurch eine alleinige Veränderungdes Versorgungsstroms ist bei relativ großen Versorgungsspannungen ausreichend.Bei kleiner werdenden Versorgungsspannungen verursacht jedoch einmit der Temperatur ansteigender Strom eine Verschiebung des Arbeitspunktesder Transistoranordnung in den Ohm'schen Bereich und damit eine Veränderungder elektrischen Parameter. Eine Temperaturkompensation durch Veränderunggeometrischer Parameter der steuerbaren Strecke bzw. des Transistorskann jedoch ebenso eine starke Änderungder Eingangsimpedanz der vorliegenden Strecke bzw. des Transistorsverursachen. Dadurch wird auch die Funktionalität der steuerbaren Strecke vorgeschalteterAnordnungen beeinträchtigt.Erfindungsgemäß werdenin der Schaltungsanordnung sowie dem Verfahren beide Ansätze miteinanderkombiniert, so dass die resultierenden Nachteile minimiert sind.According to the proposedThe principle is not a temperature compensation alone about a changethe geometry parameter of the controllable path or the transistor arrangementperformed, butthrough a simultaneous changesupply current and changeof the geometry parameter. A changeof the geometry parameter results from a change of the interconnection state of theTransistor arrangement or the controllable route. A temperature compensationthe large signal transmission behaviorby a sole changethe supply current is sufficient for relatively large supply voltages.However, with decreasing supply voltages causes awith the temperature increasing current a shift of the operating pointthe transistor arrangement in the ohmic region and thus a changethe electrical parameter. A temperature compensation by changegeometric parameter of the controllable path or the transistorbut it can also be a big changethe input impedance of the present path or the transistorcause. This also precedes the functionality of the controllable pathArrangements impaired.According to the inventionin the circuit arrangement and the method both approaches to each othercombined so that the resulting disadvantages are minimized.
    [0011] Dadurchergibt sich der wesentliche Vorteil, dass sowohl kleine Versorgungsspannungenzur Versorgung der Schaltungsanordnung eingesetzt werden können alsauch die Erhöhungdes Strombedarfs bei steigender Temperatur sowie eine Impedanzän derungbei einer Veränderungeines geometrischen Parameters jedoch moderat und ohne nachteilhafteAuswirkungen bleibt. Bevorzugt ist für die Ermittlung der Temperatur bzw.einer Temperaturänderungeine Temperaturmessvorrichtung vorgesehen, die zumindest mit derSteuerschaltung verbunden ist. In einer weiteren Ausführungsformist die Temperaturmessvorrichtung ebenso mit der Stromquelle gekoppelt,die abhängigvon dem Messergebnis der Temperaturmessvorrichtung einen temperaturabhängigen Stromliefert.TherebyThis results in the significant advantage that both small supply voltagesto supply the circuit arrangement can be used asalso the increasethe power requirement with increasing temperature and a Impedanzän changein a changeHowever, a geometric parameter is moderate and without disadvantageousImpact remains. Preference is for the determination of the temperature ora temperature changea temperature measuring device provided, at least with theControl circuit is connected. In a further embodimentthe temperature measuring device is also coupled to the power source,the dependentfrom the measurement result of the temperature measuring device, a temperature-dependent currentsupplies.
    [0012] Ineiner zweckmäßigen Ausgestaltungist die steuerbare Strecke als ein unipolarer Transistor ausgebildet,dessen Gate-Anschlussden Steueranschluss bildet und dessen Kanalbereich in seiner Weiteoder in seiner Längeabhängigvon einem Signal am Einstellanschluss einstellbar ist. Zweckmäßigerweiseist der unipolare Transistor als Feldeffekttransistor oder als Metall-Isolator-Halbleitertransistorausgebildet. Mit der erfindungsgemäßen Schaltungsanordnung sowiedem Verfahren könnendaher sowohl der Versorgungsstrom sowie die Kanallänge und/oderdie Kanalweite des Transistors so verändert werden, dass den Transistorcharakterisierende Kenngrößen wieSteilheit, Transitfrequenz, Dynamik bzw. Linearität über einenweiten Temperaturbereich konstant oder weitgehend konstant bleiben.Inan expedient embodimentthe controllable path is designed as a unipolar transistor,its gate terminalforms the control terminal and its channel area in its widthor in its lengthdependentis adjustable by a signal at the setting port. Conveniently,is the unipolar transistor as a field effect transistor or as a metal-insulator semiconductor transistoreducated. With the circuit arrangement according to the invention andthe method canTherefore, both the supply current and the channel length and / orthe channel width of the transistor can be changed so that the transistorcharacterizing parameters such asSlope, transit frequency, dynamics or linearity over onewide temperature range constant or largely constant.
    [0013] Ineiner zweckmäßigen Ausgestaltungumfasst die steuerbare Strecke, und bevorzugt auch ein die steuerbareStrecke bildender Transistor, zur Veränderung ihrer geometrischenParameter einen ersten Teiltransistor und einen zumindest über eineSchaltvorrichtung parallel und/oder seriell zu dem ersten Teiltransistorschaltbaren zweiten Teiltransistor. Die Schaltvorrichtung ist dabeimit dem Einstellanschluss der steuerbaren Strecke gekoppelt. Indieser Ausgestaltungsform stellt der einstellbare Geometrieparameterder steuerbaren Strecke die Kanallänge bzw. die Kanalweite dar.Die effektive Kanallängeder Strecke bzw. des Transistors kann durch zusätzliche, seriell schaltbareTeiltransistoren verändertwerden. In gleicher Weise ist eine effektive Kanalweite durch zusätzlicheparallel schaltbare Teiltransistoren veränderbar. Zweckmäßigerweisewird die Schaltvorrichtung dabei als Feldeffekttransistor ausgebildet.Inan expedient embodimentincludes the controllable route, and also prefers one of the controllable routeTransition-forming transistor, to change their geometricParameter a first subtransistor and at least oneSwitching device parallel and / or serial to the first subtransistorswitchable second subtransistor. The switching device is includedcoupled to the setting port of the controllable path. Inthis embodiment provides the adjustable geometry parameterthe controllable distance is the channel length or the channel width.The effective channel lengththe path or the transistor can by additional, serially switchablePartial transistors changedbecome. In the same way, an effective channel width is additionalparallel switchable partial transistors changeable. Conveniently,the switching device is designed as a field effect transistor.
    [0014] Ineiner anderen Ausbildung der Erfindung ist die Schaltvorrichtungals ein Kaskode wirkender Feldeffekttransistor ausgebildet. Diesermöglichteine optimale Ausnützungdes verfügbarenSpannungsbereichs für denSättigungsbetrieb.Umladungseffekte werden dadurch verringert.InAnother embodiment of the invention is the switching deviceformed as a cascode field effect transistor. Thisallowsan optimal utilizationof the availableVoltage range for theSaturation mode.Transhipment effects are thereby reduced.
    [0015] ZurErzeugung eines temperaturabhängigenStroms ist bevorzugt eine Stromquelle zur Abgabe eines zur absolutenTemperatur proportionalen Stroms vorgesehen. Eine solche Stromquelleist selbstregelnd. Eine Regelung zur Stromabgabe kann aber auchdurch die Temperaturmessvorrichtung erfolgen. Dabei ist die Stromquellenicht auf die Abgabe eines zur Temperatur proportionalen Stromsbeschränkt.Vielmehr kann eine beliebige Abhängigkeitdes Stroms von der Temperatur vorgegeben sein.toGeneration of a temperature-dependentCurrent is preferably a current source for delivering one to the absoluteTemperature proportional current provided. Such a power sourceis self-regulating. A regulation for current delivery can alsodone by the temperature measuring device. Here is the power sourcenot on the delivery of a current proportional to the temperaturelimited.Rather, any dependence canthe current can be specified by the temperature.
    [0016] Weiterevorteilhafte Ausgestaltungsformen sind Gegenstand der Unteransprüche.Furtheradvantageous embodiments are the subject of the dependent claims.
    [0017] Imfolgenden wird die Erfindung anhand von Ausführungsbeispielen unter Bezugnahmeauf die Zeichnungen im Detail erläutert. Es zeigen:in theThe following is the invention with reference to embodiments with referenceexplained in detail on the drawings. Show it:
    [0018] 1 einerstes Ausführungsbeispielder Erfindung mit einem Feldeffekttransistor als steuerbaren Strecke, 1 A first embodiment of the invention with a field effect transistor as a controllable path,
    [0019] 2 einzweites Ausführungsbeispielder Erfindung, die in einem Differenzverstärker eingesetzt wird, 2 A second embodiment of the invention, which is used in a differential amplifier,
    [0020] 3 eindrittes Ausführungsbeispielder Erfindung, ebenso in einem Differenzverstärker eingesetzt, 3 A third embodiment of the invention, also used in a differential amplifier,
    [0021] 4 ein Ausführungsbeispiel eines Transistorsmit digital einstellbarer Kanalweite, sowie dessen Ersatzschaltbild, 4 An embodiment of a transistor with digitally adjustable channel width, and its equivalent circuit diagram,
    [0022] 5 ein zweites Ausführungsbeispiel eines Transistorsmit digital einstellbarer Kanalweite, sowie dessen Ersatzschaltbild, 5 A second embodiment of a transistor with digitally adjustable channel width, and its equivalent circuit diagram,
    [0023] 6 einAusführungsbeispieleines Transistors mit digital einstellbarer Kanallänge, sowiedessen Ersatzschaltbild 6 an embodiment of a transistor with digitally adjustable channel length, and its equivalent circuit diagram
    [0024] 7 ein Ausführungsbeispiel eines Kaskodetransistorsmit digital einstellbarer Kanalweite sowie dessen Ersatzschaltbild, 7 An embodiment of a cascode transistor with digitally adjustable channel width and its equivalent circuit diagram,
    [0025] 8 einAusführungsbeispieleiner Stromquelle zur Abgabe eines zur Temperatur proportionalen Stromsignals, 8th an embodiment of a current source for delivering a temperature signal proportional to the temperature,
    [0026] 9 einSpannungs-Strom-Diagramm einer Differenzverstärkerstufe. 9 a voltage-current diagram of a differential amplifier stage.
    [0027] 1 zeigtanhand eines schematischen Schaltplans ein Ausführungsbeispiel einer Schaltungsanordnungzur Signalverarbeitung mit einer Temperaturkompensation. Die Schaltungsan ordnungumfasst eine steuerbare Strecke, welche als Transistor 1 miteinem einstellbaren Geometrieparameter ausgebildet ist. Der Transistor 1 umfassteine gesteuerte Strecke, die als Ladungsträgerkanal ausgebildet ist, sowieeinen Steueranschluss G zur Steuerung dieses Kanals. Der Kanal istin einem seiner Geometrieparameter veränderbar. 1 shows a schematic circuit diagram of an embodiment of a circuit arrangement for signal processing with a temperature compensation. The Schaltungsan order includes a controllable path, which as a transistor 1 is formed with an adjustable geometry parameter. The transistor 1 comprises a controlled path, which is designed as a charge carrier channel, and a control terminal G for controlling this channel. The channel can be changed in one of its geometry parameters.
    [0028] ImAusführungsbeispielist dies die Weite des Ladungsträgerkanalsdes Transistors 1. Zur Steuerung dieser Weite ist ein Einstellanschlussvorgesehen, der mit einer Kontrolleinheit 2 verbunden ist.Die Kontrolleinheit 2 ergibt ein mehrere Bit breites digitalesSteuerwort I an einem Ausgang ab, welches dem Einstellanschlussder steuerbaren Strecke 1 zugeführt wird und die Kanalweitedes Transistors entsprechend dem digitalen Steuerwort einstellt.In the exemplary embodiment, this is the width of the charge carrier channel of the transistor 1 , To control this width, an adjustment port is provided, which is provided with a control unit 2 connected is. The control unit 2 produces a multi-bit digital control word I at an output which corresponds to the setting port of the controllable path 1 is supplied and adjusts the channel width of the transistor according to the digital control word.
    [0029] Weiterhinenthältder Transistor 1 einen Quellenanschluss S oder Source S,welcher an eine regelbare Stromquelle 3 angeschlossen ist.Der zweite Anschluss stellt den Senkenanschluss D oder Drain D dar.Am Senkenanschluss D des Transistors 1 ist ein AbgriffA zur Auskopplung des verstärktenSignals vorgesehen. Weiterhin ist der Senkenanschluss D über einenWiderstand R mit dem Versorgungspotential VDD verbunden.Furthermore, the transistor contains 1 a source terminal S or source S connected to a controllable current source 3 connected. The second port represents the drain port D or drain D. At the drain port D of the transistor 1 a tap A is provided for coupling out the amplified signal. Furthermore, the drain terminal D is connected via a resistor R to the supply potential VDD.
    [0030] DieStromquelle 3 ist zur temperaturabhängigen Stromabgabe ausgebildet.Dazu ist sie ebenfalls mit der Steuerschaltung 2 verbunden.Die Steuerschaltung 2 enthält hier nicht dargestellteSchaltkreise zur Ermittlung einer Temperatur und erzeugt darausein Steuersignal zur Einstellung der Stromabgabe der Stromquelle 3,sowie das digitale, mehrere Bit breite Einstellsignal zur Einstellungder Kanalweite der gesteuerten Strecke bzw. des Transistors 1.The power source 3 is designed for temperature-dependent current delivery. For this it is also with the control circuit 2 connected. The control circuit 2 includes circuitry not shown here for determining a temperature and generates therefrom a control signal for adjusting the current output of the power source 3 , and the digital, multi-bit setting signal for adjusting the channel width of the controlled path or the transistor 1 ,
    [0031] Diegesteuerte Strecke 1 verstärkt ein an ihrem SteueranschlussG anliegendes Signal mit einem Verstärkungsfaktor, wobei das verstärkte Signalam Anschluss A abgreifbar ist. Bevorzugt wird dabei der Feldeffekttransistor 1 ineinem Sättigungsbereichbetrieben. Dieser ist dadurch ausgezeichnet, dass eine Verstärkung einesam Steueranschluss G anliegenden Signals mit einem proportionalenFaktor erfolgt. Dieser Faktor wird als Steilheit gm bezeichnet undist u. a. temperaturabhängig.In modernen integrierten Schaltkreisen beispielsweise Verstärkern für Mobilfunkgeräte ist eserforderlich, die Linearitätund damit auch die Steilheit gm übereinen weiten Temperaturbereich konstant zu halten. Insbesonderesoll auch das Großsignalübertragungsverhaltender gesteuerten Strecke 1 bzw. des Transistors 1 über diesenTemperaturbereich konstant sein.The controlled route 1 amplifies a present at its control terminal G signal with a gain factor, wherein the amplified signal at terminal A can be tapped. Preference is given to the field effect transistor 1 operated in a saturation region. This is characterized in that an amplification of a signal applied to the control terminal G takes place with a proportional factor. This factor is referred to as slope gm and is inter alia temperature dependent. In modern integrated circuits, for example, amplifiers for mobile devices, it is necessary, the linearity and thus the slope gm constant over a wide temperature range. In particular, should also the large signal transmission behavior of the controlled route 1 or the transistor 1 be constant over this temperature range.
    [0032] DieSteilheit gm ist von besonderer Bedeutung für die Dynamik, Linearität, Transitverhaltenund die Verstärkungdes Transistors 1. Die Bedeutung der Konstanz der Steilheit über einenTemperaturbereich hinweg soll nachfolgend erläutert werden.The steepness gm is of particular importance for the dynamics, linearity, transit behavior and gain of the transistor 1 , The meaning of the constancy of the steepness over a temperature range will be explained below.
    [0033] Inerster Ordnung gilt fürden Drainstrom ID eines MOS-Transistorsbei starker Kanalinversion: ID = B·Vgeff 2, Vgeff =UGS – VT (1) In the first order applies to the drain current ID of a MOS transistor with strong channel inversion: ID = B · V geff 2 , V geff = U GS - V T (1)
    [0034] DabeirepräsentiertID den Drainstrom, D stellt eine Konstante dar, Vgeff istdie effektive Gatespannung und UGS die Gate-Source-Spannung.VT ist eine temperaturabhängige Schwellenspannung.Die MOS-Kleinsignal-Steilheit gm ist definiert als die Ableitungdes Drainstroms überdie Gate-Source-Spannung:
    [0035] Ausden genannten Formeln ergibt sich für die Kleinsignal-Steilheit gm: gm = 2·B·Vgeff (3)bzw.From the formulas given, the small-signal transconductance gm results: gm = 2 * B * V geff (3) respectively.
    [0036] Bist ein Materialparameter, in den auch Kanallänge und Kanalbreite eingehen.Es gilt fürB:
    [0037] DerAusdruck Kp bezeichnet eine Materialgröße, welche die Ladungsträgerbeweglichkeitinnerhalb des Transistorkanals charakterisiert. W ist die Kanalweiteund L die Kanallängedes Transistorkanals.Of thePrintout Kp denotes a material size which is the charge carrier mobilitycharacterized within the transistor channel. W is the channel widthand L is the channel lengthof the transistor channel.
    [0038] Ausden Formeln (3) und (4) ergibt sich, dass bei einer Konstanz derWerte B und Vgeff bzw. des Drainstroms IDund Vgeff die Steilheit gm ebenfalls konstantist.It follows from the formulas (3) and (4) that, given a constancy of the values B and V geff and of the drain currents ID and V geff, the transconductance gm is also constant.
    [0039] Dadurchist in erster Näherungauch die Transitfrequenz fT eines MOS-Transistorskonstant. Es gilt:
    [0040] Für die Kleinsignalverstärkung Vuder Schaltungsanordnung gemäß 1 giltmit dem am Drainanschluss D angeschlossenen Widerstand R in ersterNäherung:
    [0041] Dabeibezeichnet UIN die Spannung des Eingangssignalsam Steueranschluss G, UOUT die Ausgangsspannungam Abgriff A. Ist der Wert des Widerstandes R temperaturunabhängig, sofolgt mit den obigen Voraussetzungen einer konstanten Steilheitgm auch, dass die kleine Signalverstärkung Vu konstant ist.In this case, U IN denotes the voltage of the input signal at the control terminal G, U OUT the output voltage at the tap A. If the value of the resistor R is temperature-independent, then with the above assumptions of a constant transconductance gm it follows that the small signal amplification Vu is constant.
    [0042] Umdie Steilheit gm aus (4) konstant zu halten, wird gemäß der Erfindungvorgeschlagen, die Temperaturabhängigkeitendes Drainstroms ID sowie der effektiven Gatespannung Vgeff zuerfassen und einander schaltungstechnisch abzugleichen. Die Temperaturabhängigkeitder effektiven Gatespannung Vgeff ergibtsich aus der Temperaturabhängigkeitder Schwellenspannung VT zu: VT (T)= VT (TN) – α (T – TN) (8). In order to keep the transconductance gm constant from (4), it is proposed according to the invention to detect the temperature dependencies of the drain current ID and the effective gate voltage V geff and each other in terms of circuitry. The temperature dependence of the effective gate voltage V geff results from the temperature dependence of the threshold voltage V T to: V T (T) = V T (T N ) - α (T - T N ) (8th).
    [0043] Dabeistellt T die absolute Temperatur in Grad Kelvin dar, TN eineBezugstemperatur und α eineTechnologiekonstante. Diese ist abhängig von der Substratdotierung,der Oxyddicke sowie der Substratspannung des Feldeffekttransistorsund beträgttypischerweise zwischen 0,5 mV/K und 4 mV/K. Bei steigender Temperaturverringert sich die Schwellenspannung VT,die effektive Gatespannung Vgeff steigtdadurch.In this case, T represents the absolute temperature in degrees Kelvin, T N a reference temperature and α a technology constant. This is dependent on the substrate doping, the oxide thickness and the substrate voltage of the field effect transistor and is typically between 0.5 mV / K and 4 mV / K. As the temperature increases, the threshold voltage V T decreases, the effective gate voltage V geff thereby increases.
    [0044] EineMöglichkeit,die Steilheit gm konstant zu halten, erfolgt mit Hilfe eines temperaturabhängigen Stroms.Dabei ist der Temperaturanstieg so gestaltet, dass sich alle temperaturabhängigen Parameterbeim Einsetzen des Stroms ID aus (1) in die Steilheit gm:
    [0045] DieSteilheit gm kann weiterhin durch eine Geometrieumschaltung konstantgehalten werden. Dabei lässtsich sowohl die Transistorweite W bei einer konstant gehaltenenTransistorlängegemäß:
    [0046] InAbhängigkeitder Temperatur T ändern.In gleicher Weise lässtsich die Transistorlängebei konstanter Transistorweite verändern. Es gilt für L:
    [0047] BeimEinsetzen der einstellbaren Transistorweite W oder der Transistorlänge L indie Steilheit
    [0048] DerEinsatz eines temperaturansteigenden Stroms verursacht bei den vorhandenenkleiner werdenden Versorgungsspannungen eine Verschiebung des Arbeitspunktesdes Transistors von dem Sättigungsbereichin den Ohm'schenBereich. Bei kleineren Versorgungsspannungen ergibt sich so eineVerringerung der Steilheit und damit auch der Verstärkung, derTransitfrequenz und der Dynamik. Eine Geometrieumschaltung bei einemtemperaturkonstanten Strom kann eine starke Änderung der Eingangsimpedanzdes Transistors 1 verursachen. Dadurch ist das Verhaltenmit dem Eingang verbundener Schaltungen und die Funktionalität der gesamtenSchaltung beeinträchtigt.The use of a temperature-increasing current causes a shift in the operating point of the transistor from the saturation region to the ohmic region in the case of the existing decreasing supply voltages. For smaller supply voltages, this results in a reduction of the steepness and thus also the gain, the transit frequency and the dynamics. A geometry switch with a constant temperature current can cause a large change in the input impedance of the transistor 1 cause. As a result, the behavior is impaired with the input of connected circuits and the functionality of the entire circuit.
    [0049] Ausdiesem Grund wird bei kleinen Versorgungsspannungen sowohl eine Änderungder Transistorgeometrie wie auch eine Änderung des Versorgungsstromsin Abhängigkeitder Temperatur durchgeführt.Bevorzugt ist der Strom proportional zu einer Temperatur änderbar.Es gilt:
    [0050] DieSteilheit gm wird daher konstant gehalten, indem sowohl der StromID proportional zur Temperatur erhöht wird, als auch die Transistorweite,bzw, die Transistorlängeproportional zur Temperatur durch Zuschalten von Transistoren geeignetergeometrischer Parameter verändertwird. Die effektive Gatespannung Vgeff ist somitnicht mehr konstant. Ihr Anstieg ist jedoch so klein, dass es nichtzu einer Verschiebung des Transistorbetriebes aus dem Sättigungsbereichin den Ohmschen Bereich kommt. Die Geometrieumschaltung in einem Betriebsowie die Steuerung des proportional zur Temperatur abhängigen Stromskann durch geeignete Steuermittel realisiert werden, die ein gewünschtesTemperaturverhalten vorsehen.The slope gm is therefore kept constant by both the current ID is increased in proportion to the temperature, and the transistor width, or, the transistor length is changed in proportion to the temperature by connecting transistors of suitable geometric parameters. The effective gate voltage V geff is therefore no longer constant. However, their rise is so small that there is no shift in transistor operation from the saturation region to the ohmic region. The geometry switching in one operation and the control of the proportional to the temperature-dependent current can be realized by suitable control means, which provide a desired temperature behavior.
    [0051] 4 zeigt eine Transistoranordnung, dereneffektive Kanalweite durch ein mehrere Bit umfassendes digitalesSignal I veränderbarist. Die Transistoranordnung umfasst einen Quellenanschluss S sowieeinen Senkenanschluss D. Zwischen Quellenanschluss S und SenkenanschlussD sind mehrere parallel geschaltete Transistoren M_w1 bis M_wi sowiedazu jeweils in Reihe geschaltete Transistoren MS_w1 bis MS_wi geschaltet.Der Quellenanschluss S der Transistoranordnung 1 ist jeweilsan einen Quellenanschluss der Feldeffekttransistoren MS_w1 bis MS_wiangeschlossen. Die Senkenanschlüssesind ihrerseits an die Quellenanschlüsse der Transistoren M_w1 bisM_wi angeschlossen. Der Senkenanschluss D der Transistoranordnung 1 istmit den Senkenanschlüssender Transistoren M_w1 bis M_wi verbunden. Die Steueranschlüsse derTransistoren M_w1 bis M_wi führenzu dem Steueranschluss G der Transistoranordnung. Die Steueranschlüsse derTransistoren MS_w1 bis MS_wi sind an den Einstelleingang 12 angeschlossen. 4 shows a transistor arrangement whose effective channel width is variable by a multi-bit digital signal I. The transistor arrangement comprises a source terminal S and a drain terminal D. Between the source terminal S and drain terminal D are connected a plurality of transistors M_w1 to M_wi connected in parallel and transistors MS_w1 to MS_wi connected in series therewith. The source terminal S of the transistor arrangement 1 is respectively connected to a source terminal of the field effect transistors MS_w1 to MS_wi. The drain terminals are in turn connected to the source terminals of the transistors M_w1 to M_wi. The drain terminal D of the transistor arrangement 1 is connected to the drain terminals of the transistors M_w1 to M_wi. The control terminals of the transistors M_w1 to M_wi lead to the control terminal G of the transistor arrangement. The control terminals of the transistors MS_w1 to MS_wi are at the setting input 12 connected.
    [0052] DieTransistoren MS_w1 bis MS_wi stellen Schalter dar, die abhängig vondem Einstellsignal I am Einstelleingang 12 leit fähig geschaltetwerden. Dadurch lassen sich die Transistoren M_w1 bis M_wi parallelzwischen Quellenanschluss S und Senkenanschluss D schalten. DieSchalter bildenden Teiltransistoren MS_w1 bis MS_wi sind im Sourcepfadder Transistoranordnung 1 angeordnet. Dadurch ist die Transistoranordnung bezüglich ihrerelektrisch wirksamen Kanalweite elektronisch einstellbar. Das entsprechendeErsatzschaltbild ist in der Teilfigur 4B zu erkennen.The transistors MS_w1 to MS_wi represent switches which are dependent on the setting signal I at the setting input 12 be switched conductive. As a result, the transistors M_w1 to M_wi can be connected in parallel between the source terminal S and the drain terminal D. The switch forming part transistors MS_w1 to MS_wi are in the source path of the transistor arrangement 1 arranged. As a result, the transistor arrangement is electronically adjustable with respect to its electrically effective channel width. The corresponding equivalent circuit diagram can be seen in the subfigure 4B.
    [0053] 5 zeigt eine Abwandlung einer in ihrerKanalweite einstellbaren Transistoranordnung. Die Schalter bildendenTeiltransistoren MS_w1 bis MS_wi sind hier im Drainpfad der TeiltransistorenM_w1 bis M_wi angeordnet. Diese Anordnung hat den Vorteil, dassauf Grund der Verschaltung Spannungsabfälle über den Schaltern MS_w1 bisMS_wi praktisch ohne Auswirkungen auf die Verstärkungseigenschaften der Transistoranordnungsind. Aus Paritätsgründen istes jedoch vorteilhaft immer entweder alle Schalter MS_w1 bis MS_wiim Sourcepfad oder im Drainpfad anzuordnen. Die Staffelung und dieAnsteuerung der Schalter könnenbinär gewichtetsein. Jedoch sind auch anderen Ansteuervarianten denkbar. 5 shows a modification of an adjustable in their channel width transistor arrangement. The switch-forming subtransistors MS_w1 to MS_wi are arranged here in the drain path of the subtransistors M_w1 to M_wi. This arrangement has the advantage that, due to the interconnection, voltage drops across the switches MS_w1 to MS_wi are practically without any effect on the amplification properties of the transistor arrangement. For parity reasons, however, it is always advantageous to always arrange all switches MS_w1 to MS_wi in the source path or in the drain path. The staggering and the control of the switches can be binary weighted. However, other types of control are conceivable.
    [0054] 6 zeigteine Variation einer in seinem Geometrieparameter veränderbarenTransistor. Das dazugehörigeErsatzschaltbild ist in der Teilfigur 6B zu sehen. Die Transistoranordnungumfasst eine Vielzahl von Teiltransistoren 47 bis 51,die jeweils als Feldeffekttransistoren gebildet sind. Die Feldeffekttransistoren 47 bis 51 bildenin bezug auf ihre gesteuerten Strecken eine Serienschaltung. Parallelzu jeder gesteuerten Strecke der Teiltransistoren 47 bis 51 sindSchalter 52 bis 56 vorgesehen, die durch ein Signalam Anschluss 12 angesteuert werden. Die Steueranschlüsse derTeil transistoren 47 bis 51 sind an den SteueranschlussG der Transistoranordnung 1 angeschlossen. 6 shows a variation of a variable in its geometry parameter transistor. The corresponding equivalent circuit diagram can be seen in the subfigure 6B. The transistor arrangement comprises a multiplicity of partial transistors 47 to 51 , which are each formed as field effect transistors. The field effect transistors 47 to 51 form a series circuit with respect to their controlled paths. Parallel to each controlled path of the subtransistors 47 to 51 are switches 52 to 56 provided by a signal at the port 12 be controlled. The control terminals of the partial transistors 47 to 51 are connected to the control terminal G of the transistor arrangement 1 connected.
    [0055] Beidieser Anordnung skaliert die Kanallänge, so dass die Schaltunggemäß 6 einenbezüglich derKanallängedigital programmierbaren Transistor repräsentiert. Die Staffelung derTeiltransistoren 47 bis 51 kann bevorzugt durchdas Einstellsignal binärgewichtet sein. Auch andere Unterteilungen sind jedoch denkbar.In this arrangement, the channel length scales so that the circuit according to 6 represents a digitally programmable transistor with respect to the channel length. The staggering of the partial transistors 47 to 51 may preferably be binary weighted by the adjustment signal. However, other subdivisions are conceivable.
    [0056] 7 zeigt anhand eines Ausführungsbeispielseine Transistoranordnung mit einstellbarer Kanalweite, bei dem eineKaskodestufe vorgesehen ist. Diese dient zugleich auch als Schalter. Ähnlich wiein 5 bilden die Teiltransistoren MS_w1bis MS_wi Schalter zur Einstellung der Kanalweite der Transistoranordnung. Jedereinzelne Teiltransistor MS_w1 bis MS_wi bildet zugleich eine Kaskodestufefür dieihm zugeordneten Teiltransistoren M_w1 bis M_wi. Die Ansteuerungder als Schalter arbeitenden Kaskodetransistoren erfolgt jedochnicht übereine unmittelbare Ansteuerung am Einstellanschluss 12,sondern es ist jeweils eine Inverterstufe 24 bis 28 zwischengeschaltet.Deren Ausgängesind mit dem zugeordneten Steuereingang der Schalter MS_w1 bis MS_wiverbunden. Die Inverter 24 bis 28, die jeweilsdurch zwei in Reihe geschaltete Feldeffekttransistoren entgegengegengesetztenTyps gebildet werden, sind mit ihrem Steueranschluss an den Einstellanschluss 12 angeschlossen.Die Versorgung erfolgt überdie Versorgungsspannung V_Kas. Diese ist so gewählt, dass bei Aktivieren desjeweiligen Inverters die gewünschteKaskodespannung als analoge Referenzspannung am jeweiligen SchalttransistorMS_w1 bis MS_wi ansteht. Dadurch wird der dem Schalttransistor zugeordneteTeiltransistor M_w1 bis M_wi aktiv geschaltet. Bei einer logischenNull am Inverterausgang der Inverter 24 bis 28 wirdder Kaskodetransistor MS_w1 bis MS_wi stromlos geschaltet, d. h.dem Kaskodetransistor MS_w1 bis MS_wi zugeordnete TeiltransistorM_w1 bis M_wi ist inaktiv. Auf diese Weise kann vorteilhaft dieFunktion einer Kaskodeschaltung mit der Funktion der SchalttransistorenMS_w1 bis MS_wi kombiniert werden. Teilfigur 7B zeigt das dazugehörige Ersatzschaltbild. 7 shows on the basis of an embodiment, a transistor arrangement with adjustable channel width, in which a cascode stage is provided. This also serves as a switch. Similar to in 5 the subtransistors MS_w1 to MS_wi form switches for adjusting the channel width of the transistor arrangement. Each individual subtransistor MS_w1 to MS_wi also forms a cascode stage for the subtransistors M_w1 to M_wi assigned to it. However, the activation of the cascode transistors operating as switches does not take place via an immediate activation at the setting terminal 12 but it is in each case an inverter stage 24 to 28 interposed. Their outputs are connected to the associated control input of the switches MS_w1 to MS_wi. The inverters 24 to 28 , which are each formed by two series-connected field effect transistors of opposite type, are with their control terminal to the setting terminal 12 connected. The supply takes place via the supply voltage V_Kas. This is selected so that when activating the respective inverter, the desired Kaskodespannung pending as an analog reference voltage at the respective switching transistor MS_w1 to MS_wi. As a result, the switching transistor assigned to the partial transistor M_w1 to M_wi is switched active. At a logic zero at the inverter output of the inverter 24 to 28 the cascode transistor MS_w1 to MS_wi is de-energized, ie the cascode transistor MS_w1 to MS_wi associated subtransistor M_w1 to M_wi is inactive. In this way, the function of a cascode circuit can advantageously be combined with the function of the switching transistors MS_w1 to MS_wi. Part figure 7B shows the associated equivalent circuit diagram.
    [0057] Esist möglichund gegebenenfalls sinnvoll, die dargestellte Serien und Parallelschaltungder Feldeffekttransistoren zu kombinieren. Dadurch ist ein flexibleAnordnung möglich,mit der die unterschiedlichen Anforderungen an die Parameter vonVerstärkernabgedeckt werden können.Itis possibleand, where appropriate, the illustrated series and parallel connectionto combine the field effect transistors. This is a flexible oneArrangement possible,with the different requirements for the parameters ofamplifierscan be covered.
    [0058] In 8 istein einfaches Ausführungsbeispieleiner Stromquelle gezeigt, die zur Abgabe eines zur Temperatur proportionalenStroms ausgebildet ist und als PTAT-Stromquelle bezeichnet wird.Dabei macht man sich die Temperaturabhängigkeit der Feldeffekttransistorenzunutze.In 8th a simple embodiment of a current source is shown, which is designed to deliver a current proportional to the temperature and is referred to as PTAT current source. In doing so, the temperature dependence of the field effect transistors is utilized.
    [0059] Dazuweist die Stromquelle mehrere in Serie geschaltete, mit Feldeffekttransistorenausgebildete Kaskodetransistoren M1 bis M8 auf, die jeweils einenStromspiegel bilden. Dadurch wird der gleiche Stromfluss I durchdie beiden nachgeschalteten Transistoren D1 bzw. D2 und den WiderstandR erzwungen.Tothe power source has several series-connected, with field effect transistorsformed cascode transistors M1 to M8, each having aForm current mirror. As a result, the same current flow I throughthe two downstream transistors D1 and D2 and the resistorR forced.
    [0060] DieKollektorausgängeder Transistoren D1 und D2 sind gemeinsam mit ihren Basen an einerstes Potential VSS angeschlossen, die Sourceanschlüsse derKaskodetransistoren M7 und M8 an ein zweites Potential VDD. ZurAuskopplung des Stroms I sind weiterhin die FeldeffektransistorenM9 und M10 vorgesehen, deren Gateanschlüsse mit den Gateanschlüssen derKaskodetransistoren M8 bzw. M6 verbunden sind.Thecollector outputsof the transistors D1 and D2 are common with their bases onfirst potential VSS connected, the sources of theCascode transistors M7 and M8 to a second potential VDD. toCoupling of the current I are still the field effect transistorsM9 and M10 provided, whose gate terminals with the gate terminals ofCascode transistors M8 and M6 are connected.
    [0061] Weiterhinmuss der Spannungsabfall überden ersten Bipolartransistor D1 gleich dem Abfall über den WiderstandR und den zweiten Transistor D2 sein. Die Einstellung eines temperaturabhängigen Stromsberuht auf der Differenz der Basisemitterspannungen von zwei beiverschiedenen Stromdichten betriebenen Bipolartransistoren D1 undD2. Da die KollektorströmeIC1 und IC2 in beiden Pfaden gleich groß sind, ergibt sich aus derDifferenz der Basisemitterspannung eine Abhängigkeit der Flächenverhältnisseder Transistoren D1 und D2. Fürden temperaturabhängigenStrom I(T) ergibt sich:
    [0062] Dabeiist A2/A1 das Flächenverhältnis derbeiden Transistoren D1 und D2 und R der wert des Widerstandes R.Mit einer solchen Stromquelle lässtsich die erfindungsgemäße Schaltungsanordnungbetreiben.thereA2 / A1 is the area ratio ofboth transistors D1 and D2 and R the value of the resistor R.With such a power source leavesthe circuit arrangement according to the inventionoperate.
    [0063] 2 zeigteinen Einsatz einer solchen temperaturabhängigen Stromquelle in einemDifferenzverstärker,der eine Temperaturkompensation für das Großsignalübertragungsverhalten der Differenzverstärkeranordnung.Die Differenzverstärkeranordnungenthältzwei in ihrer Kanalweite veränderbareTransistoren 1a und 1b, die jeweils in einen Pfadder Differenzverstärkeranordnunggeschaltet sind. Die beiden Transistoren 1a und 1b sinddabei gemäß der Anordnungin 4 mit stufenweiser Veränderungihrer Kanalweite ausgebildet. Die Quellenanschlüsse S bzw. Sourceanschlüsse S sindan den Ausgang der regelbaren Stromquelle 3 angeschlossen.Der Senkenanschluss D ist einerseits mit dem Ausgang 21 verbundenund überden Widerstand R1 an das Versorgungspotential VDD angeschlossen. 2 shows a use of such a temperature-dependent current source in a differential amplifier, the temperature compensation for the large signal transmission behavior of the differential amplifier arrangement. The differential amplifier arrangement contains two transistors which can be varied in their channel width 1a and 1b , which are each connected in a path of the differential amplifier arrangement. The two transistors 1a and 1b are in accordance with the arrangement in 4 formed with gradual change in their channel width. The source connections S and sources S are connected to the output of the controllable current source 3 connected. The drain connection D is on the one hand with the output 21 connected and connected via the resistor R1 to the supply potential VDD.
    [0064] DerSenkenanschluss D des Transistors 1b ist mit dem Ausgang 22 verbundenund ebenfalls übereinen Widerstand R2 mit dem Versorgungspotential VDD gekoppelt.Die SteueranschlüsseG der beiden Transistoren 1a und 1b sind an eineWechselspannungsquelle UD angeschlossen.The drain terminal D of the transistor 1b is with the exit 22 connected and also coupled via a resistor R2 to the supply potential VDD. The control terminals G of the two transistors 1a and 1b are connected to an AC voltage source UD.
    [0065] Weiterhinumfasst die Verstärkungsanordnungeine Steuerschaltung 2a sowie daran angeschlossen eineTemperaturmessvorrichtung 2b. Die Temperaturmessvorrichtung 2b istzur Ermittlung einer Temperatur und zur Abgabe eines digitalen ausn-Bit bestehenden Signals an die Steuerschaltung ausgebildet.Furthermore, the amplification arrangement comprises a control circuit 2a and connected to a temperature measuring device 2 B , The temperature measuring device 2 B is designed to detect a temperature and to deliver a digital n-bit signal to the control circuit.
    [0066] Diebisherige Herleitung und die daraus folgenden Konstanz der Steilheitder Transitfrequenz und der Dynamik wird im folgenden am Beispieldieser Differenzstufe gezeigt. Auch hier können die Verstärkung und dieSteilheit gm der Differenzstufe konstant gehalten werden.Theprevious derivation and the consequent constancy of steepnessthe transit frequency and dynamics will be exemplified belowshown this differential stage. Again, the gain and theSlope gm of the differential stage are kept constant.
    [0067] DieAusgangskennlinie einer Differenzstufe zeigt 9. Diesekann ausgedrücktwerden durch:
    [0068] DerTerm Δiod ist dabei der Single-Ended-Ausgangsstromder Differenzstufe. Es gilt Δiod = Id1 – Id2, wobei Id1 undId2 die Differenzströme darstellen. Die Gleichungensind fürdie Bedingungen
    [0069] Darauslässt sichzeigen: gm = (B·I0)1/2 (17). It can be seen from this: gm = (B · I 0 ) 1/2 (17).
    [0070] DieseSteilheit entspricht einer Steilheit eines MOS-Transistors mit dem Strom I0/2,wenn die effektive Gatespannung Vgeff aus(1) in die Formel fürdie Steilheit gm = 2·ID/Vgeff eingesetzt wird. Somit gilt, dass bei einermoderaten Umschaltung der Transistorgeometrie und mit Einsatz desebenfalls moderaten temperaturabhängigen Stroms einer Stromquelleeine konstante Steilheit gm und somit eine konstante Transitfrequenzft sowie Dynamik zu erreichen ist.This slope corresponding to a slope of a MOS transistor with the current I 0/2, when the effective gate voltage V geff of (1) gm in the formula for the slope = 2 * ID / V is used geff. Thus, with a moderate switching of the transistor geometry and with the use of the likewise moderate temperature-dependent current of a current source, a constant transconductance gm and thus a constant transit frequency f t and dynamics can be achieved.
    [0071] Für die Berechnungder VerstärkungVu am differentiellen Ausgang der Differenzverstärkerstufe wird die Berechnungsgrundlagefür dieTransistorkanalweite W bzw. Transistorkanallänge um einen Faktor KV erweitert.Dieser kann zusätzlichauch eine Temperaturabhängigkeitder LastwiderständeR1 und R2 der Differenzverstärkerstufeberücksichtigen.Es gilt:
    [0072] VGain stellt die gewünschte einstellbare Verstärkung dar,währendR(TN) bzw. R(T) die Werte der Widerstände beieiner Bezugstemperatur und einer beliebigen Temperatur sind. Das Verhältnis R(TN) zu R(T) vereinfacht sich zu dem Faktor1, wenn die Widerständetemperaturunabhängigsind.V Gain represents the desired adjustable gain, while R (T N ) and R (T) are the values of the resistors at a reference temperature and at any temperature. The ratio R (T N ) to R (T) simplifies to factor 1 when the resistors are temperature independent.
    [0073] Umin einer anderen Ausbildung der Differenzverstärkerschaltung diese über dengewünschtenTemperaturbereich bezüglichaller relevanten Transistorgrößen stabilzu halten, könnendie Eingangstransistoren 1a und 1b mit digitaleinstellbarer Kanalweite als Kaskodetransistoren ausgebildet sein.Dies ist im Ausführungsbeispielder 3 gezeigt. Die Transistoranordnungen 1a und 1b inden jeweiligen Strompfaden des Differenzverstärkers der 3 sinddabei gemäß der Kaskodeschaltungder 7a ausgebildet. Die Sourceanschlüsse derbeiden Transistoranordnungen 1a und 1b sind andie regelbare Stromquelle 3 angeschlossen. Die Drainanschlüsse sind über dieWiderständeR1 bzw. R3 mit dem Versorgungspotential VDD verbunden. Die Steueranschlüsse derTransistoranordnungen 1a und 1b sind zur Entkopplung über jeweilseinen Kondensator C1 bzw. C2 an die Wechselspannungsquelle UD angeschlossen.Zur Arbeitspunkteinstellung der beiden Transistoranordnungen 1a und 1b wirdweiterhin an den Steueranschlüssenein Gleichspannungssignal über dieWiderständeR3 und R4 zugeführt.Die schaltbaren Kaskodetransistoren tragen zur Erhöhung derBandbreite der Differenzverstärkerstufebei und sorgen füreine optimale Ausnutzung des verfügbaren Spannungsbereichs imSättigungsbetrieb.Diese Anordnung ist eher dafürgeeignet, eine Stufe mit größerer Verstärkung zurealisieren. Die Linearitätist hier nicht von erstrangiger Bedeutung.In order to keep them stable in a different embodiment of the differential amplifier circuit over the desired temperature range with respect to all relevant transistor sizes, the input transistors 1a and 1b be formed with digitally adjustable channel width as cascode transistors. This is in the embodiment of 3 shown. The transistor arrangements 1a and 1b in the respective current paths of the differential amplifier of 3 are in accordance with the cascode circuit of 7a educated. The source connections of the two transistor arrangements 1a and 1b are to the controllable power source 3 connected. The drain terminals are connected via the resistors R1 and R3 to the supply potential VDD. The control terminals of the transistor arrangements 1a and 1b are connected to the decoupling via a respective capacitor C1 and C2 to the AC voltage source UD. For operating point adjustment of the two transistor arrangements 1a and 1b Furthermore, a DC voltage signal via the resistors R3 and R4 is supplied to the control terminals. The switchable cascode transistors contribute to increasing the bandwidth of the differential amplifier stage and ensure optimum utilization of the available voltage range in saturation mode. This arrangement is more suitable for realizing a step with greater gain. Linearity is not of paramount importance here.
    [0074] Allehier gezeigten Ausführungsbeispielekönnenim Rahmen der Erfindung auch in komplementärer Schaltungstechnik ausgeführt werden.Dabei sind die Transistoranordnungen insbesondere nicht nur für den Einsatzin Verstärkungsschaltungenbzw. Differenzverstärkerstufenbeschränkt.Die Erfindung, eine Temperaturkompensation im Großsignalübertragungsverhaltendurch gleichzeitige Änderungeines temperaturabhängigenVersorgungsstroms sowie einer Geometrieänderung einer gesteuerten Streckezu erreichen, lässtsich sowohl fürdie hier dargestellten Differenzverstärkerstufen wie auch für andereaktive Bauelemente realisieren, die Feldeffekttransistoren einsetzen,wie beispielsweise Verstärkerschaltungenmit definiertem Strom.Allembodiments shown herecanbe performed in the context of the invention in complementary circuit technology.In this case, the transistor arrangements are in particular not only for usein amplification circuitsor differential amplifier stageslimited.The invention, a temperature compensation in large signal transmission behaviorby simultaneous changea temperature-dependentSupply current and a geometry change of a controlled routeto reachyourself for boththe differential amplifier stages shown here as well as for othersrealize active devices using field effect transistors,such as amplifier circuitswith defined current.
    [0075] Weiterhinkönnendie gezeigten Beispiele in komplementärer Schaltungstechnik ausgeführt werden. Beispielsweisekann anstatt der verwendeten n-Kanal-MOS-Transistoren auch p-Kanal-MOS-Transistoren verwendetwerden. Die Höheder Einsatzspannung der MOS-Transistoren spielt keine grundsätzlicheRolle. Ebenso ist es unerheblich, ob die Schaltungen in einem CMOS-n-Wannen-Prozess,einem CMOS-p-Wannen-Prozess, einem 3-Wannen-Prozess oder einer ähnlichenFertigungstechnik aufgebaut sind. Die dargestellten Schaltungensind zusätzlichmit Kaskodeschaltungen ergänzungsfähig. Selbstverständlich lässt sich sowohldie Kanalweite wie auch die Kanallänge durch Hinzufügen weitererTransistoren beliebig verändern.Farthercanthe examples shown are executed in complementary circuit technology. For examplemay also use p-channel MOS transistors instead of the n-channel MOS transistors usedbecome. The heightthe threshold voltage of the MOS transistors plays no fundamentalRole. Likewise, it does not matter if the circuits in a CMOS-n-well process,a CMOS p-well process, a 3-well process, or the likeManufacturing technology are constructed. The illustrated circuitsare additionalCan be supplemented with cascode circuits. Of course, both can bethe channel width as well as the channel length by adding moreChange transistors arbitrarily.
    1:1: Transistoranordnungtransistor arrangement 2:2: Steuerschaltungcontrol circuit 3:3: RegelbareStromquelleadjustablepower source S:S: Quellenanschlusssource terminal D:D: Senkenanschlussdrain terminal G:G: Steueranschlusscontrol connection A:A: Ausgangsabgriffoutput tap R:R: Widerstandresistance M_w1,..., M_wi:M_w1,..., M_wi: Teiltransistorenpartial transistors MS_w1,..., MS_wi:MS_w1,..., MS_wi: Schalterswitch 47,..., 51:47..., 51: Teiltransistorenpartial transistors 52,..., 56:52..., 56: Schalterswitch 12:12: EinstellanschlussSetting terminal 24,..., 28:24..., 28: Inverterinverter VKAS:BCAA: KaskodespannungKaskodespannung VDD:VDD: Versorgungspotentialsupply potential M1,..., M8:M1,..., M8: Kaskodetransistorencascode D1,D2:D1,D2: Bipolartransistorenbipolar transistors IC1,IC2:IC1,IC2: Kollektorströmecollector currents 81:81: StromquelleneingangPower source input 82:82: StromquellenausgangCurrent source output R1,R2:R1,R2: Widerständeresistors 21,22:2122: Ausgangsabgriffeoutput taps 2a:2a: Steuerschaltungcontrol circuit 2b:2 B: Messvorrichtungmeasuring device 1a,1b:1a,1b: Transistoranordnungentransistor arrays
    权利要求:
    Claims (14)
    [1]
    Schaltungsanordnung zur Signalverarbeitung, umfassend: – eine Stromquelle(3), die zur Abgabe eines temperaturabhängigen Stroms (I) ausgebildetist; – einesteuerbare Strecke (1) mit einem ersten und einem zweitenAnschluss (S, D), wobei der erste Anschluss an die Stromquelle (3)und der zweite Anschluss (D) an ein Abgriff für ein Potential (VDD) angeschlossenist und mit einem Steueranschluss (G) zur Steuerung der steuerbarenStrecke (1), wobei die steuerbare Strecke eine Menge seriellund/oder parallel zueinander schaltbarer Teiltransistoren umfasstund jeder Gesamtverschaltung (W, L) der Teiltransistoren ein Geometrieparameterzugeordnet ist, und die steuerbare Strecke (1) mit einemEinstellanschluss (12) zu einer Veränderung der Verschaltung dersteuerbaren Strecke (1) ausgebildet ist, um den Geometrieparameter(W, L) zu ändern; – eine Steuerschaltung(2, 2a), die zu einer Abgabe eines Einstellsignals(i) an den Einstellanschluss (12) zur Einstellung des Geometrieparameters(W, L) der steuerbaren Strecke (1) aus einem von einerTemperatur abgeleiteten Signal ausgebildet ist.Circuit for signal processing, comprising: - a power source ( 3 ), which is designed to deliver a temperature-dependent current (I); - a controllable route ( 1 ) with a first and a second connection (S, D), wherein the first connection to the power source ( 3 ) and the second terminal (D) is connected to a potential tap (VDD) and with a control connection (G) for controlling the controllable path ( 1 ), wherein the controllable path comprises a number of partial transistors which can be connected in series and / or in parallel with one another, and each geometry (W, L) of the partial transistors is assigned a geometry parameter, and the controllable path (FIG. 1 ) with a setting port ( 12 ) to a change in the interconnection of the controllable path ( 1 ) is adapted to change the geometry parameter (W, L); A control circuit ( 2 . 2a ), which leads to a delivery of a setting signal (i) to the setting port ( 12 ) for setting the geometry parameter (W, L) of the controllable path ( 1 ) is formed of a signal derived from a temperature.
    [2]
    Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,dass eine Temperaturmessvorrichtung (2b) zur Ermittlungeiner Temperatur bzw. einer Temperaturänderung vorgesehen ist, diezur Abgabe eines aus der ermittelten Temperatur bzw. der ermitteltenTemperaturänderungabgeleiteten Signals an die Steuerschaltung (2, 2a)ausgebildet ist.Circuit arrangement according to Claim 1, characterized in that a temperature measuring device ( 2 B ) is provided for determining a temperature or a temperature change, which is for delivering a signal derived from the determined temperature or the detected temperature change signal to the control circuit ( 2 . 2a ) is trained.
    [3]
    Schaltunganordnung nach einem der Ansprüche 1 bis2, dadurch gekennzeichnet, dass die steuerbare Strecke (1)unipolare Teiltransistoren umfasst, deren Gateanschlüsse denSteueranschluss (G) der steuerbaren Strecke (1) bildenund deren Kanalbereiche abhängigvon einem Signal am Einstellanschluss (12) in Seriell- und/oder Parallelschaltungeinstellbar sind.Circuit arrangement according to one of claims 1 to 2, characterized in that the controllable path ( 1 ) unipolar subtransistors whose gate terminals are the control terminal (G) of the controllable path ( 1 ) and whose channel areas depend on a signal at the setting terminal ( 12 ) are adjustable in serial and / or parallel connection.
    [4]
    Schaltungansordnung nach einem der Ansprüche 1 bis3, dadurch gekennzeichnet, dass die steuerbare Strecke (1)einen ersten Teiltransistor (M_w1, 47) und zumindest einen über je eineSchaltvorrichtung (MS_w1, MS_w2, MSw3, MS_wi, 52, 53, 54, 55, 56)parallel und/oder seriell zu dem ersten Teiltransistor (M_w1, 47) schaltbarenzweiten Teiltransistor (M_w2, M_w3, M_wi, 48, 49, 50, 51)umfasst, wobei die Schaltvorrichtung mit dem Einstellanschluss (12)der steuerbaren Strecke (1) gekoppelt ist.Circuit arrangement according to one of claims 1 to 3, characterized in that the controllable path ( 1 ) a first subtransistor (M_w1, 47 ) and at least one each via a switching device (MS_w1, MS_w2, MSw3, MS_wi, 52 . 53 . 54 . 55 . 56 ) parallel and / or serial to the first subtransistor (M_w1, 47 ) switchable second subtransistor (M_w2, M_w3, M_wi, 48 . 49 . 50 . 51 ), wherein the switching device with the adjustment port ( 12 ) of the controllable route ( 1 ) is coupled.
    [5]
    Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet,dass die Schaltvorrichtung (MS_w1, MS_w2, MSw3, MS_wi, 52, 53, 54, 55, 56)als Feldeffekttransistor ausgebildet ist, dessen Gateanschluss mit demEinstellanschluss (12) gekoppelt ist.Circuit arrangement according to Claim 4, characterized in that the switching device (MS_w1, MS_w2, MSw3, MS_wi, 52 . 53 . 54 . 55 . 56 ) is designed as a field effect transistor whose gate connection with the setting terminal ( 12 ) is coupled.
    [6]
    Schaltungansordnung nach einem der Ansprüche 4 bis5, dadurch gekennzeichnet, dass die Schaltvorrichtung als ein alsKaskode wirkender Feldeffekttransistor ausgebildet ist.Circuit arrangement according to one of claims 4 to5, characterized in that the switching device as a asCascade acting field effect transistor is formed.
    [7]
    Schaltungansordnung nach Anspruch 6, dadurch gekennzeichnet,dass ein Steueranschluss des als Kaskode wirkenden Feldeffekttransistorsmit einem Abgriff eines Inverters (24, 25, 26, 27, 28)verbunden ist, welcher zur Steuerung mit dem Einstellanschluss (12)verbunden ist.Circuit arrangement according to claim 6, characterized in that a control terminal of the cascode field effect transistor with a tap of an inverter ( 24 . 25 . 26 . 27 . 28 ) connected to the control port ( 12 ) connected is.
    [8]
    Schaltungsanordnung nach einem der Ansprüche 1 bis7, dadurch gekennzeichnet, dass die Teiltransistoren der steuerbarenStrecke (1) als Metall-Isolator-Halbleiter-Transistorausgebildet sind.Circuit arrangement according to one of claims 1 to 7, characterized in that the partial transistors of the controllable path ( 1 ) are formed as a metal-insulator-semiconductor transistor.
    [9]
    Schaltungannordnung nach einem der Ansprüche 1 bis8, dadurch gekennzeichnet, dass die Stromquelle (3) zurAbgabe eines zur absoluten Temperatur proportionalen Stroms ausgebildetist.Circuit arrangement according to one of claims 1 to 8, characterized in that the power source ( 3 ) is designed to deliver a current proportional to the absolute temperature.
    [10]
    Schaltungsanordnung nach einem der Ansprüche 1 bis9, dadurch gekennzeichnet, dass das Einstellsignal (i) als ein digitalesSignal in Form eines binärenWertes ausgebildet ist.Circuit arrangement according to one of claims 1 to9, characterized in that the adjusting signal (i) as a digitalSignal in the form of a binaryValue is formed.
    [11]
    Verfahren zur Temperaturkompensation des Grossignalübertragungsverhaltenseiner Transistoranordnung umfassend die Schritte: – Bereitstelleneiner Transistoranordnung (1) mit zumindest einem einstellbarenGeometrieparameter; – Messeneiner Temperatur und Bereitstellen eines aus der Temperatur abgeleitetenEinstellsignals (i); – Anlegeneines temperaturabhängigenVersorgungsstroms (I) an die Transistoranordnung (1); – Steuerndes zumindest einen einstellbaren Geometrieparameters in Abhängigkeitdes Einstellsignals (i) und des Versorgungsstroms (I).Method for temperature compensation of the large signal transmission behavior of a transistor arrangement, comprising the steps: - providing a transistor arrangement ( 1 ) with at least one adjustable geometry parameter; Measuring a temperature and providing a temperature-derived adjustment signal (i); - applying a temperature-dependent supply current (I) to the transistor arrangement ( 1 ); - Controlling the at least one adjustable geometry parameter in dependence of the adjustment signal (i) and the supply current (I).
    [12]
    Verfahren nach Anspruch 11, dadurch gekennzeichnet,dass der Schritt des Steuerns den Schritt umfasst: – Einstelleneiner Kanalweite (W) der Transistoranordnung (1) durchjeweiliges Zu- oder Abschalten parallel verschalteter Teiltransistoren(M_w2, M_w3, M_w4, M_wi).A method according to claim 11, characterized in that the step of controlling comprises the step of: - setting a channel width (W) of the transistor arrangement ( 1 ) by respective switching on or off of parallel connected partial transistors (M_w2, M_w3, M_w4, M_wi).
    [13]
    Verfahren nach einem der Ansprüche 11 bis 12, dadurch gekennzeichnet,dass der Schritt des Steuerns den Schritt umfasst: – Einstelleneiner Kanallänge(L) der Transistoranordnung (1) durch jeweiliges Zu- oderAbschalten seriell verschalteter Teiltransistoren (48, 49, 50, 51).Method according to one of claims 11 to 12, characterized in that the step of controlling comprises the step: Adjusting a channel length (L) of the transistor arrangement ( 1 ) by respective connection or disconnection of series-connected partial transistors ( 48 . 49 . 50 . 51 ).
    [14]
    Verwendung einer Schaltungsanordnung nach einemder Ansprüche1 bis 10 in einer Differenzverstärkeranordnung.Use of a circuit arrangement according to athe claims1 to 10 in a differential amplifier arrangement.
    类似技术:
    公开号 | 公开日 | 专利标题
    DE69736107T2|2006-11-09|VOLTAGE ADJUSTMENT FOR POWER AMPLIFIERS
    DE19804747B4|2016-02-04|Bandgap reference circuit and method
    DE112010002926B4|2018-09-27|Electrometer with wide dynamic range and fast response
    CN1541443B|2010-05-26|施加复制增益单元的开环可变增益放大器与信号放大方法
    DE102004017863B4|2014-09-25|Circuit and method for determining a reference level for such a circuit
    DE60315631T2|2008-05-08|OPERATIONAL AMPLIFIER WITH ENLARGED EFFECTIVE SIGNAL INPUT SIGNAL
    US6985036B2|2006-01-10|Digitally controlled transconductance cell
    DE19821735B4|2005-12-01|power amplifier
    DE4224804C1|1994-01-13|Programmable logic circuitry
    DE102007008921B4|2012-10-04|Bias circuit for power amplifier
    DE102005004828B4|2007-10-11|LED driver circuits and optical transmitters for use in an optical fiber link
    EP1522142B1|2007-11-28|Verstärkerschaltung mit einstellbarer verstärkung und sendeanordnung mit der verstärkerschaltung
    DE60114051T2|2006-04-27|SELF-ROLLING POWER SOURCE AND METHOD FOR A DAW WITH SWITCHED POWER SOURCES
    DE3621533C2|1995-07-13|Integrated semiconductor circuit arrangement, in particular for a DRAM, which delivers a stable internal supply voltage with low power consumption
    DE102005039138B4|2012-07-12|By means of a resistor programmable and a reference current source having circuit
    DE102009005120B4|2014-08-07|Electronic circuit and electronic circuit arrangement
    WO1997045954A1|1997-12-04|Variable gain cmos amplifier
    DE102008056848B4|2012-10-18|Write driver circuit
    KR890003032B1|1989-08-19|전압 변환 회로
    DE60214890T2|2007-04-26|DIFFERENTIAL DRIVER WITH LOW SUPPLY VOLTAGE
    DE19946154A1|2000-06-08|Voltage-controlled low-voltage oscillator with a small fluctuation range
    DE112013005182T5|2015-07-16|High speed receiver circuits and methods
    DE102004027298B4|2014-02-13|On-chip high pass filter with high time constant
    TW530461B|2003-05-01|Semiconductor integrated circuit
    DE69938584T2|2009-02-26|ADJUSTABLE DELAY LEVEL WITH A SELF-ADVANCED LOAD
    同族专利:
    公开号 | 公开日
    DE102004018355B4|2013-01-31|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-11-10| OP8| Request for examination as to paragraph 44 patent law|
    2012-09-14| R018| Grant decision by examination section/examining division|
    2013-04-04| R082| Change of representative|Representative=s name: VIERING, JENTSCHURA & PARTNER, DE Effective date: 20130207 Effective date: 20130207 |
    2013-04-04| R081| Change of applicant/patentee|Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20130207 Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20130207 |
    2013-07-30| R082| Change of representative|
    2013-08-08| R020| Patent grant now final|Effective date: 20130501 |
    2015-12-02| R081| Change of applicant/patentee|Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE |
    2021-11-03| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|
    优先权:
    申请号 | 申请日 | 专利标题
    DE200410018355|DE102004018355B4|2004-04-15|2004-04-15|Circuit for signal processing, its use and method for temperature compensation of the large signal transmission behavior of transistors|DE200410018355| DE102004018355B4|2004-04-15|2004-04-15|Circuit for signal processing, its use and method for temperature compensation of the large signal transmission behavior of transistors|
    [返回顶部]